UROPEAN PATENT OFF

Patent Abstracts of Japan

PUBLICATION NUMBER PUBLICATION DATE

2001218082

10-08-01

APPLICATION DATE APPLICATION NUMBER 04-02-00 2000026986

APPLICANT: SONY CORP;


INVENTOR: HOO KEN KOO:

INT.CL. H04N 5/208 G09G 5/00 G09G 5/02

G09G 5/12 // G06F 1/04

TITLE : METHOD FOR IMPROVING IMAGE

QUALITY OF VIDEO INTERFACE AND VIDEO INTERFACE CIRCUIT DEVICE



ABSTRACT :

PROBLEM TO BE SOLVED: To provide an image quality improving method for a video interface and a video interface circuit device which eliminate the influence of signal

deterioration and allow a monitor display side to improve image quality.

SOLUTION: An original luminance signal BS 1 is, for instance, a signal before cable transmission. A deteriorated luminance signal BS 2 is, for example, a signal after the cable transmission. The signal BS 1 is transmitted by a cable from a device main body generating a video signal to a monitor device side to be deteriorated like the signal BS 2. There, the device main body generating the video signal transmits a clock signal CLK corresponding to the display period of one pixel to the monitor device side. The monitor device side synchronizes with the clock signal and resamples the deteriorated luminance signal BS 2. Thus, the monitor device side can obtain a luminance signal BS 3 that is of the same state as the original luminance signal BS 1 before the cable transmission.

COPYRIGHT: (C)2001, JPO

(12) 公開特許公報(A)

IP2001218082 [http://www.getthepatent.com/Login.dog/Sbwt/Fetch/JP2001218082 opc/toolban-bottomfromCache=1getData=1pnum=uP2001218082part=main] Page 1 of 8

(11)特許出願公開番号 特開2001-218082 (P2001-218082A)

(43)公開日 平成13年8月10日(2001.8.10)

| (51) Int.Cl.7 | | 識別記号 | FΙ | | | 7-7 | 'Iト゚(着 | 多考 |) |
|---------------|-------|------|---------|-------|---------|-----|---------|-----|----|
| H 0 4 N | 5/208 | | H04N | 5/208 | | | 5 C O 2 | 21, | |
| G 0 9 G | 5/00 | | C 0 9 G | 5/02 | 1 | В | 5 C O 8 | 3 2 | |
| | 5/02 | | | 5/12 | | | | | |
| | 5/12 | | C06F | 1/04 | 1 | В | | | |
| # G06F | 1/04 | | C 0 9 G | 5/00 | 5 5 5 1 | 0 | | | |
| | | | 審查請求 | 未請求 | 請求項の数6 | OL | (全 | 5 | 頁) |

| (21)出願番号 | 特願2000-26986(P2000-26986) | (71)出願人 000002185 |
|----------|---------------------------|------------------------------------|
| | | ソニー株式会社 |
| (22) 出願日 | 平成12年2月4日(2000.2.4) | 東京都品川区北品川6 丁目7番35号 |
| | | (72)発明者 ホー ケン コー |
| | | 鹿児島県国分市野口北5番1号ソニー国分 |
| | | 株式会社内 |
| | | Fターム(参考) 50021 PA64 SA08 XB02 YC10 |
| | | 5C082 AA02 AA27 AA37 BA34 BB02 |
| | | BC19 DA76 MMO4 MM10 |
| | | |
| | | |

(54) 【発明の名称】 ビデオインタフェースの画質改善方法及びビデオインタフェース回路装置

(57)【要約】

【課題】信号劣化の影響をなくし、モニタ表示側で両賛 改善が図れるビデオインタフェースの両質改善方法及び ビデオインタフェース回路装置を提供する。

【解決手段】元の雑度信号BS1は、例えばケーブル伝 施前のものである。劣化した維度信号BS2は例えばケ ーブル伝送後のものである。無度信号BS1は映像信号 を発生する装置本体からモニタ装置側にケーブル伝送さ 和輝度信号BS2のように劣化する。そこで、映像信号 を発生する装置本体からモニク装置側に、由素の表示列 間に対応したクロック信号CLKが伝達される。モニタ 製置側ではたりたクロック信号CIRが伝達される。モニタ 等置形では、アリングする。これにより、モニタ装 整めの雑度信号BS3が告めるため、モニタ装 数の雑度信号BS3が告めるため、モニタ装 数の雑度信号BS3が告めるため。



【特許請求の範囲】

【請求項1】 映像信号を発生する装置本体側から伝送されてくる信号に応じた画像をモニタ装置で表示するためのビデオインタフェースに関し、

前記装置本体側から前記映像信号と共に1両素の表示期間に対応したクロック信号が伝送され、前記モニタ装置側ではこのクロック信号に同期して前記映像信号に含まれる各色信号を再サンプリングすることを特徴としたビデオインタフェースの画質が、奏方法。

【請求項2】 前記モニタ装置は液晶表示装置であり、 前記クロック信号は液晶原動のためのマスタクロックと して利用することを特徴とする請求項1 記載のビデオイ ンタフェースの両管立着方法。

【請求項3】 映像信号を発生する装置本体側から伝送 されてくる信号に応じた画像を表示するモニタ装置を具 備!...

前記装置本体側から前記映像信号と共に1画素の表示期間に対応したクロック信号が伝送され、前記モニタ装置側ではこのクロック信号に同期して前記映像信号に含まれる各色信号を再サンプリングすることを特徴としたビデオインタフェース回路装置。

【請求項4】 前記モニタ装置は液晶表示装置であり、 前記クロック信号は流晶駆動のためのマスタクロックと して利用されることを特徴とする請求項3記載のビデオ インタフェース回路装置:

【請求項5】 映像信号を発生する装置本体から所定の 伝送経路を介して伝達される信号に応じモニタ装置で画 像表示するためのビデオインタフェースに関し、

前記装置本体側に設けられ、前記モニタ装置における1 画素の表示期間に対応したクロック信号を発生するクロック発生回路と.

前記装置本体と前記モニタ装置間に設けられた前記クロック信号の信号伝達経路と、

前記モニタ装置側に設けられ、前記クロック信号を受け このクロック信号に同期して前記映像信号に含まれる各 色信号を再サンプリングするサンプリング回路と、を具 備したことを特徴とするビデオインタフェース回路装 ***

【請求項6】 前記モニタ装置は液晶表示装置であり、 前記クロック発生回路からのクロック信号は、液晶原動 に関するタイミング発生回路のマスタクロックとして利 用されることを特徴とする請求項5記載のビデオインタ フェース回路装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、映像信号を伝送するビデオインタフェースに係り、特にケーブルで映像信 ので送されるコンピュータ・ディスアレイ装置等、高 画質が要求されるビデオインタフェースの画質改善方法 及びビデオインタフェース回路装置に関する。

[0002]

P2001218082 [http://www.getthepatent.com/Login.dog/Sbwt/Fetch/IP2001218082.ppc/troolban-boltomfromGache=1getData=1pnum=uP2501218082part=mam]. Page 2 of 8

【従来の技術】従来のビデオインタフェースに関し、モニタ装造への映像信号は、VSYNC信号、HSYNC 信号、RGB信号(3原色信号)が利用されている。V SYNC信号とHSYNC信号は、それぞれ重重方向と 水平方向の映像開始位置を決めるタイミング信号であ り、RGB信号は、それぞれ赤、緑、青の輝度情報の信 Howate

【0003】実際の使用環境では、例えばインタフェー スケーブルの特性によって信号の劣化が発生する、VS YNC信号とHSYNC信号は、映像開始ご置を決める タイミング信号であるので劣化が発生しても表示位置が おずかにずれる程度である。しかし、RGB信号は表示 情報の信号であるから、劣化があると表示画質が低下す る。

【0004】図4は、ビデオインタフェースにおける信 与劣化の一例を表す概略図である。また、図5(a), (b)は、それぞれ本来の画像と信号劣化による画質の 低下を比較した画像表示例である。パーツナルコンピュー クタンステム (パソコン)等のハードウェアとモニタ接 置聞は、例えばケーブル41によって映像信号(Y/C 信号)が伝送される。パソコン側での本来の信号波形S 1は、ケーブル代送によってモンタ側では自分表形S りように劣化してしまう。このようになると、図5

(a) のように表示されるべきところ、実際の表示画像 は図5(b)のようになり、画質の低下がみられる。 【0005】

【発明が解決しようとする課題】このように従来のビデ オインタフェースに関し、映像信号を伝送する際にはケ ープル特性による信号の劣化は回避しがたい。このよう な伝送信号の劣化は両数の低下を招く恐れがある。

[0006] 本発明は、上記のような事情を考慮してなされたものであり、ビデオインタフェースにおける信号 劣化の影響をなくし、モニタ表示側において轉費改善が 図れるビデオインタフェースの画質改善方法及びビデオ インタフェース回路装置を提供しようとするものであ る。

[0007]

【認題を解決するための手段】本売明のビデオインタフ エースの画質改善方法は、映像信号を発生する装置本体 側から伝送をれてくる信号に応じた画像をモニク装置で 表示するためのビデオインタフェースに関し、前記装置 本体側から 結合映像信号と共じ 画素の表示期間に対応 したクロック信号が伝送され、前記モニタ装置側ではこ のクロック信号に同期して前記映像信号に含まれる各色 信号を再サンプリングすることを特徴としている。

【0008】本発明のビデオインタフェース回路装置 は、映像信号を発生する装置本体側から伝送されてくる 信号に応じた画像を表示するモニタ装置を具備し、前記 装置本体側から前証映像信号と共に1画素の表示期間に P2001218082 [http://www.getthepatent.com/Login.dog/Sbwt/Fetch/IP2001218082.apc/troolban-boltomfromGache=1getData=1pnum=uP2501218082part=mam]. Page 3 of 8

【0010】本発明のビデオインタフェースの離업改善 方法及びビデオインタフェース同路装置によれば、伝送 されてきた映像信号に関し、モニタ装置の1画素の表示 期間に対応したクロック信号で各色信号について再サン ブリングする。これにより、ビデオインタフェースにお ける信号劣化の影響をモニタ表示側に反映させないよう 画質改善を図る。

[0011]

【発明の実施の形態】図1は、本発明の一実施形態に係るビデオインタフェースの画質改善方法を示す各部の波形図である。図は伝送外化した輝度信号に関し、モニタ装置順に設けられたサンプリング回路により再サンプリングした信号波形を示している。元の輝度信号BS1 は、何えばケーブル伝送後のものである。 第化した輝度信号BS2は、例えばケーブル伝送後のものである。 輝度信号BS1は、映像信号を発生する装置本体からモニタ装置側にケーブル伝送され輝度信号BS2のように劣化する。

【0012】本発明では映像信号を発生する装置本体か もモニタ装置側に1画素の表示明別に対応したクロック 信号で1Kが伝達される。モニタ装置側ではこのクロッ ク信号で1Kが伝達される。モニタ装置側ではこのクロッ ク信号で1Kに同期して劣化した頻度信号BS2を再サ ンプリングする。これにより、モニタ装置側で頻度信号 BS3が得られる。この頻度信号BS3は、ケーブル伝 送前の元の頻度信号BS1と同様の状態に戻されている。

【0013】このように、伝送されてきた映像信号(ここでは輝度信号)に関し、上記モニタ装置の1 画素の表示期間に対応したクロック信号でLKを用いて再サンアリングすることにより、各色信号について再サンプリングが可能となる。この結果、ビデオインタフェースにおける信号先(の影響をモニタ表示側に反映させないよう面質の差別が基

【0014】図2は、本発明の一実施形態に係るビデオ インタフェース回路装置の構成を示す回路プロック図で ある、映像信号を発生する装置本体10は、コンピュータンステム本体、あるいはビデオカメラ等の映像機器等が考えられる、装置本体10に含まれる人は力処理装置等の内部には貯定のD/Aコンバータ11が備えられている。このD/Aコンバータ11を介して映像信号(RG局号なたはY/C信号)Sが出力される。映像信号など、ケーブル等の伝送経路21を介してモニタ装置30に伝達される。

【0015】また、装置本体10における入出力処理集 顕等の内部には、クロック発生回路12が構成されてい る。このクロック発生回路12は、モニタ実置30にお ける10歳かみ売期間Tに対応したクロック倍号CLK を発生する。クロック信号でLKは、ケーブル等の伝送 経路20を介してエニタ装置30に伝達される。

【0016】モニタ装置3のにはサンプリング回路31 が限けられている。サンプリング回路31は、上記クロック発生国路12からのプロック信号でLKに同期して R. G. Bの各色信号について再サンプリングを行う。 例えば輝度6号に関し各々の色信号を再サンプリングす る。これにより、ケーブル伝送によって5米化した薄度信 号はケーブル伝送前の信号が現に戻される(図1参 照)。改善された各色信号は映像信号処理回路32を介 して(図示しないが傾向処理回路でも削煙される)ディ スプレイ33に画像表示される。

【0017]図3は、図2に示したような、1画素の表 示期間下に対応したクロック信号でLKを発生するクロ ック発生回路の例を示す回路部である。図2における映 俳信号を発生する装置本体10がコンピュータシステム 本体である場合、クロック発生回路12は図示のような 回路構成が考えられる。

【0018】コンピュータは、ビットレート処理を例え ば8bit×サンプリンク開設数でで示すクロックCL KOで行っているとする。そこで、1画素の表示期間下 に対応したクロック信号CLKは、T=1/fより、こ のクロックCLK0を分別すればよい。

【0019】図書において、フリップフロップFF1 は、そのBの出力(Q出力の相補信号)がD.入力に接続 されると共にフリップフロップFF2のクロック入力C Kに接続されている。フリップフロップFF2は、その BQ出力がD.力に接続されると共にフリップフロップ FF3のクロック入力にKに接続されている。フリップ フロップFF3は、BQ出力がD入力に接続されると共 にクロックCしKの出力になっている。

【0020】フリップフロップFF1~3の同路構成をれぞれクロックCKの1/2分局が行おれるから、1/8分別ということになる。 すなわち、ビットレートのクロックCLKのに対し1/8分別したものが、クロック発生回路12により発生する1両素の表示期間でに同期したクロック信号CLKとなる。これにより、映像に学信号、例えば学信号(輝度信号)に関しR、G、B各々の

色信号を再サンプリングすることができる。

【0021】上記各実施形態に示すようなビデオインタ フェースの両質改善方法及びビデオインタフェース回覧 装置によれば、ビデオインタフェースとして「両素の表 示期間に同期したクロック信号を追加する。これによ り、受け側のモニタ装置でこのクロック信号を利用して R、G、Bの各色信号を再サンプリングすることができ る。この結果、モニタ装置ではインタフェースケーブル 等の信記特性によって劣化した各色信号の影響をなくす ことができる。

【0022】また、モニタ製産がLCD(液晶表示装 置)の場合、LCDモニタ内部においてディジタル処理 を行っている関係上、1 画素の表示期間に同期したクロ ック信号が必要である。LCDでは一般に、LCDモニ タ内部でPLL回路を使って1 画素の表示期間に同期し たクロック信号を生成している。

【0023】そこで、モニク装置がLCDの場合、本発明に係る1 画素の表示期間に同期したクロック信号を使って処理すれば、上述の各色信号分化の改善が実現すると共に、上記PLL回路を管略することができる。これにより、コスト削減に募りする利点もある。

[0024]

【発明の効果】以上説明したように本売明によれば、従 来のV SYNC信号(垂直同期信号)、H SYNC信号 (水平同期信号)、RG B 信号(3原色信号)に加えて 1 画素の表示期間に同期したクロック信号を追加する。 受け順のモニタ装置でこの信号を利用してRG B 信号を それぞれ番サンプリングする。これにより、モニタ装置 それぞれ番サンプリングする。これにより、モニタ装置 では伝送劣化したRGB信号の影響を無くすることができる。また、LCDタイプのモニタ乾置では、PLL回路を使ってクロックを発生する必要がないのでPLL回路を省略することができ、コスト削減にも寄りする。この結果、ビデオインタフェースにおける信号分化の影響をなくし、モニタ表示側において両質改善が強しるビデオインタフェースの両質改善方法及びビデオインタフェース回路を進売が健生である。

【図面の簡単な説明】

P2001218083 [http://www.gethepatent.com/.pgin.dog/Sbwt/Fatch/IP2001218082.apc?roolban/bottomfromCachew1gatDataw1pnumw.IP2901218082partemant]. Paga 4 of 6

【図1】木発明の一実施形態に係るビデオインタフェースの画質改善方法を示す各部の波形図である。

【図2】本発明の一実施形態に係るビデオインタフェー ス回路装置の構成を示す回路ブロック図である。


【図3】図2に示したような、1 画素の表示期間に対応 したクロック信号を発生するクロック発生回路の例を示 す回路図である。。

【図4】ビデオインタフェースにおける信号の低下の一 例を表す概略図である。

【図5】(a),(b)は、それぞれ本来の画像と信号 劣化による画質の低下を比較した画像表示例を示す図で ある。

【符号の説明】

10…映像信号を発生する装置本体、11…D/Aコン バーク、12…クロック発生回路、21、22…伝送経路、30…モニタ装置、31…サンプリング回路、32 ・映像信号処理回路、33…ディスプレイ、FF1~3 ・・・フリップフロップ、41…ケーブル。



【図2】

IP2001218080 [http://www.getthepatent.com/Login.dog/Sbwt/Fetch/IP2001218082.ppc/troolban-bottomfromGache=1getData=1pnum=uP2501218082part=mam]. Page 5 of 8

